昨年からramディスクを使っています。 フリーのramディスクソフトも有るそうだが。。 仕事で使用しているので →I/O DATAのRamPhantom3 使っています。 ファイルのバックアップは下記の３種がつかえる。 * WriteBack * Write Through * バックアップしない 昨…

あけましておめでとうございます。 昨年はシクロクロスの話題からブログ記事を始めたらEDA関連がおろそかに成ったので、今年はEDA関連の話題から。。♪♪ Verification Engineer氏の連載・無償ツールで実践する「ハード・ソフト協調検証」 が始まりさっそく読…

Verification Engineer氏のブログに IEEE 1800-2009の仕様書が325ドルと有った。 注）IEEE 1800-2009はverilog HDLとSystemVerilogを統合した物で今後のHDL標準となる。 でも仕様書が$325だなんて。。更にクレジット番号をPCから入力。。恐怖です） 小心者の…

その後、実チップでも動作しました。 途中。。エンハンス怒Q事件もあり確認が遅れていたが（下記参照） http://blogs.yahoo.co.jp/sawaragikun/22066774.html 動作しましたが。。問題発見！ enum記述で不具合が。。 `define IDLE 4'h0 `define VALID 4'hB en…

EDAの話題とは言い難いですがここに書きます。 アルテラの144-Pin Plastic Enhanced Quad Flat Pack (EQFP)には145pinが隠れていることを 知っていますか？？私は他から教えてもらうまで知りませんでした。 (145pinはパッケージ裏面に6mm角ぐらいの金属プレ…

systemVerilogを使い始めると合成する部分（chipになる部分）も記述したくなるんだな。 やっぱり楽だし。。 結果。。 （簡単な回路ですがnet+sdfでシミュレーションしてRTLと同じ結果になりました。） 1. interface自体の.name接続はだめ。 ->modelSimはOK …

modelSimPE 6.5bリリースされた。 a→bなので小変更と思うが。。VMMのRALサンプルで出てくる例の vsim -sv_lib vmm_str_dpi.dll ...... を試してみた。。 結果は以前と変わらずでした。 新現象発見 → cygwin-Xwin+tcshで ls .\/tt* [RET] とすると ./tt.c ./t…

Verification Engineer氏のブログにOVMのHPにOVM/VMM Interoperability Kitが 登録されたとの報があり http://blogs.yahoo.co.jp/verification_engineer/53071086.html 覗いてみた。 OVM HPのDownloadsにvmm1.1b.zipなる物を発見！！早速ダウンロードしてみ…

TRAC使ってます？？。。使って欲しいのですが。。 せめてSVN位は使って欲しい。。お願い。 →ディレクトリに日付管理方式のデザインを手伝わされた時は、涙で枕を濡らしました。 注）SVNは構成管理用のEDAtoolでファイルのバックアップにも使える。 とかくハ…

edge305も家電設計！！ こんなブログを見つけました。 http://chigiregumo.cocolog-nifty.com/blog/2009/04/edge305-202c.html →とは言ってもMILスペックで作られたら価格がいくらになるのやら。。汗） edge305も振動で電源が落ちる現象がある。その原因はMA…