ルールチェッカにどんな思いであります？？ 私は幸いに、頭から湯気が出る程の思いでは～～ありません。。喜） 知り合いのAさんは発狂寸前になったことが有ると言っていた。。 何でもデバッグが終わり明日から早く帰れる～～と感慨にふけっていると 突然上司…

アサーション技術の本丸はPSLでしょう。。 と言うことでaldecのRiviera-PROで試してみた。 簡単にPSLの解説。。 SVAやOVLより強力なアサーション用の記述言語で verilogソースに入れる事も出来るし、別ファイルとすることも出来る。 物の本には数学的に正確…

systemVerilogではcovergroupのcoverpointと言う物が使える。 これはある条件の時に指定したデータになったことをカウントしてくれる。 たとえば、カウンターが止まったときのfullに成った回数を数える事をしてくれる。 下記にサンプルを載せておくよ。 coun…

日本語マニュアルは更新が遅い。。 別にaldecに限ったことでないのは周知の事だがちょっと嵌りました。 日マニュアルにはデフォルトがverilog-2001で-v2kオプションを付けたと同等 などと書いてあって。。 -sv2k5(systemVerilog-2005)を付けたらエラー連発。…